4 大秘诀助力您掌握毫米波通信电路设计
电子书
如何掌握毫米波通信电路设计的四个关键秘诀？
在从4G 向 5G 演进的过程中，是德科技见证了移动网络设备和基础设施的设计、开发和部署等各个方面都发生了巨大变化。电路设计遇到了一项重大挑战――频率扩展到 70 GHz 毫米波 (mmWave) 频段。业界对使 用更高毫 米波 频率 和设备小型化的需求直接影响到了电路和系统的设计。为了应对这些设计趋势，设计人员需要采用混合制造工艺并在射频模块中加入相控阵天线，因此导致系统集成无论是密集度还是复杂程度都不断增加。工程师们必须组装包含多种工艺的组件，并在多个技术领域执行电路、电磁 (EM) 和电热分析。
复杂的数字调制方案可以实现毫米波宽带数据传输。但这个过程会影响元器件和系统的设计，因为需要应用新的品质因数，例如射频微波和毫米波应用的误差矢量幅度 (EVM)。组装、仿真和验证多工艺射频模块提出了新的关键要求，您现有的射频微波电子设计自动化工具可能无法满足这些要求。通 过本电子 书，您将了解到有助于您掌握毫 米波 通信电 路设 计的四个 EDA 秘诀，以及如何优化设计工作流程从而在首次设计时就获得成功。我们将介绍射频模块的组装和电磁/电路协同仿真、数字调制射频信号的设计，以及如何确保在多工艺 3D 结构中调制的非线性放大器的稳定度。毫米波频率满足宽带数据需求引。
目录
- 秘诀 1
- 用于多工艺毫米波设计的封装
- 了解在组装不同工艺时可以采用的智能贴装技术。
- 秘诀 2
- 电磁/电路协同仿真
- 使用电磁/电路协同仿真作为迭代设计工具，缩短仿真时间。
- 秘诀 3
- 非线性放大器稳定度分析
- 了解如何在不改变基本电路分析的前提下计算多个稳定度指标。
- 秘诀 4
- 使用数字调制信号进行设计
- 在设计阶段纳入失真 EVM（5G 系统的新品质因素），以便进行端到端测试。
- 总结
秘诀 1 - 用于多工艺毫米波设计的封装
挑战：用于多工艺毫米波设计的封装
设计朝着毫米波频率发展是影响多工艺多层组装的的最关键技术因素。频率越高，可以传输的数据就越多。如图 1 所示，5G 应用对高吞吐量即时数据提出了巨大需求。频率的提升会给电路设计带来风险，因为电路互连的频率波长将会与电路的频率波长重合。物理互连的频率波长一旦达到电路的工作频率波长后，电路就会开始产生辐射，从而在集成封装内引起耦合和其他干扰。封装和组装的尺寸务必要控制到尽量小，才能最大限度减少负面的电磁效应。选择正确的组装和封装至关重要。
解决方案 ：多工艺组装封装
选择合适的封装是集成 3D 多工艺元器件的首要任务。在微波和毫米波频率上工作的射频模块要求必须保持较低的损耗和寄生互连，还要进行封装。复杂多工艺射频模块的组装（或者称为堆叠技术）也适用于具有不同技术层映射的堆叠式倒装芯片。晶圆级封装 (WLP) 解决方案可以应对这一挑战，因为它无需使用焊线，能够实现多个芯片的集成。扇出型晶圆级封装 (FOWLP) 用晶圆级再分布层 (RDL) 互连取代芯片与封装之间的传统焊线，因此可以提高隔离度，降低损耗和寄生效应，如图 2 所示。在堆 叠和组装 混合工艺时，另外 一 个考虑因素 是设 计能 否 追 溯至 原始 设 计数据库。
堆叠方法可能会有所不同。设计人员可以使用集成电路 (IC)，将其堆叠、翻转、嵌入到腔体中或者与另一个 IC 相邻放置。组装必须没有误差且必须高效地融入电路设计过程中，不至于产生额外的复杂步骤。
智能晶圆级组装封装
是德科技的 PathWave 先进设计系统 (ADS) 和 SmartMount 安装方式使得采用一种工艺设计的元器件也能够用于另一种工艺。如果在顶层设计（模块）中放置一个 SmartMount 元器件（芯片），PathWave ADS 版图会自动将芯片工艺映射到模块工艺。其他替代方案需要将所有基板组合到一块主基板中，而 SmartMount 不一样，它保留了原始基板的完整性，无需修改或更新设计。从图 3 可以看出，您能够简便地对 IC 进行修改或调整，而无需重新导出或组装。
专家技巧
- 使用 Keysight PathWave RFPro 设计工具轻松、高效、准确无误地创建设计、进行组装和 3D EM 电路协同仿真。
- 组装自定义安装配置，无需修改已组装元器件的层映射或基板定义。
- 使用 Keysight PathWave RFPro 设计工具设置和自动提取射频电气网络和元器件。
秘诀 2 - 电磁/电路协同仿真
挑战：在设计中考虑电磁效应
在尽可能小的封装内实现多重产品功能是推动多工艺组装发 展的一大因素。图 4 是一个混合微波和毫米波技术示例，其中在一个紧凑的外形中集成了单片微波集成电路 (MMIC)、射频集成电路 (RFIC)、层压板和天线。问题在于传播微波信号的波长什么时候会与传输它们的互连波长相同。这个问题会产生多余的电磁 (EM) 副作用，以损耗、耦合和频移等形式影响电路性能。电路版图和仿真是传统设计流程中的初始步骤，而设计验证的最后一步是，由单独的电磁求解器对 EM 效果进行评估。毫米波频率的耦合会产生寄生 EM 效应，设计需要经过更新才能将这些变化纳入考虑。
单独的电磁/电路仿真
单独的电路仿真与 EM 仿真工具之间的相互作用比较复杂。我们按照图 5 所示的流程执行一遍，看看为什么这个过程会如此漫长：
- 使用单独的电磁仿真器调整电路设计会去除电路元器件，因为该工具没有处置过程。
- 在 EM 仿真过程结束时，电磁仿真器生成一个多端口 S 参数文件，端口数量可达几百个。
- 我们现在必须手动将每个端口重新连接到电路节点，以便在电路仿真器中进行仿真。
必须重新连接到正确电路节点的端口有几百个，只要有一个端口到一个电路节点的连接出错，电磁/电路协同仿真的结果就无效了。这个额外的手动导出/导入过程最长可能需要两周时间，并且很可能出错，导致下游设计过程中的硬件故障。电路设计人员需要利用封装和互连的 3D 电磁仿真结果 来迭代开发、调试 和优化设计，而不仅仅是用于设计结束后的最终验证。
解决方案：迭代式电磁/电路协同仿真
PathWave ADS 中的 RFPro 使得电路设计人员能够创建电磁系统，并通过自动设置和配置来分析多工艺设计。图 6 和图 7 展示了该解决方案如何避免了单独使用电磁求解器时可能产生的时延和潜在误差。RFPro 集成到 PathWave ADS中之后，3D 有限元模型 (FEM) 仿真可以在同一环境中自动运行，并能提供便利的自动设置和分析。因此，射频电路设计人员能够腾出精力在设计阶段迭代执行 3D 电磁分析和电磁/电路协同仿真。因为电磁分析 使 用了单独的电磁求解器，所以避免了手动进行设置时可能出现的误差。图 7 显示了 3D 电磁/电路协同仿真如何将设置速度提高一个数量级，让您可以腾出时间完成其他测试任务。
请下载此文档以了解更多信息。